Matteo SONZA REORDA

Citado por

	Total	Desde 2019
Citas	12796	3135
Índice h	52	23
Índice i10	275	88

660

330

165

495

19951996199719981999200020012002200320042005200620072008200920102011201220132014201520162017201820192020202120222023202474 71 106 98 154 185 241 242 365 321 511 482 562 500 474 435 558 482 529 567 648 612 569 484 547 522 549 550 538 426

Acceso público

Ver todo

45 artículos

26 artículos

disponibles

no disponibles

Basado en requisitos de financiación

Coautores

Maurizio RebaudengoPolitecnico di TorinoDirección de correo verificada de polito.it
Massimo ViolantePolitecnico di TorinoDirección de correo verificada de polito.it
Fulvio CornoFull Professor at Politecnico di TorinoDirección de correo verificada de polito.it
Giovanni SquilleroFull professor at Politecnico di TorinoDirección de correo verificada de polito.it
paolo bernardiPolitecnico di TorinoDirección de correo verificada de polito.it
Paolo PRINETTOProfessor of Computer Engineering, Politecnico di Torino, Torino (Italy)Dirección de correo verificada de polito.it
Ernesto SanchezAssociate Professor at Politecnico di TorinoDirección de correo verificada de polito.it
Luca SterponePolitecnico di TorinoDirección de correo verificada de polito.it
Riccardo CantoroDepartment of Control and Computer Engineering, Politecnico di TorinoDirección de correo verificada de polito.it
Michelangelo GrossoSTMicroelectronics s.r.l.Dirección de correo verificada de st.com
Josie Esteban Rodriguez CondiaPolitecnico di TorinoDirección de correo verificada de polito.it
Davide AppelloProduct Engineering DIrectorDirección de correo verificada de st.com
Juan David GUERRERO BALAGUERAPolitecnico di Torino Dept. of Control and Computer EngineeringDirección de correo verificada de polito.it
Paolo RechTrento UniversityDirección de correo verificada de unitn.it
Luis EntrenaUniversidad Carlos IIIDirección de correo verificada de ing.uc3m.es
Patrick GirardLIRMMDirección de correo verificada de lirmm.fr
Luigi CarroFull Professor, Instituto de InformaticaDirección de correo verificada de inf.ufrgs.br
Alberto BosioFull Professor, Ecole Centrale de Lyon, Institute of NanotechnologyDirección de correo verificada de ec-lyon.fr
ALESSANDRO PACCAGNELLADipartimento di Ingegneria dell'Informazione, Università di PadovaDirección de correo verificada de dei.unipd.it
MARTA PORTELA GARCIAUniversidad Carlos III de MadridDirección de correo verificada de ing.uc3m.es

Seguir

Matteo SONZA REORDA

Politecnico di Torino, Dept. of Control and Computer Engineering

Dirección de correo verificada de polito.it - Página principal

Test Fault Tolerance Design of Embedded Systems


Título Ordenar por citas Ordenar por año Ordenar por título	Citado por Citado por	Año
RT-level ITC'99 benchmarks and first ATPG results F Corno, MS Reorda, G Squillero IEEE Design & Test of computers 17 (3), 44-53, 2000	718	2000
Microprocessor software-based self-testing M Psarakis, D Gizopoulos, E Sanchez, MS Reorda IEEE Design & Test of Computers 27 (3), 4-19, 2010	344	2010
Soft-error detection using control flow assertions O Goloubeva, M Rebaudengo, MS Reorda, M Violante Proceedings 18th IEEE Symposium on Defect and Fault Tolerance in VLSI …, 2003	326	2003
On the optimal design of triple modular redundancy logic for SRAM-based FPGAs FL Kastensmidt, L Sterpone, L Carro, MS Reorda Design, Automation and Test in Europe, 1290-1295, 2005	319	2005
Soft-error detection through software fault-tolerance techniques M Rebaudengo, MS Reorda, M Torchiano, M Violante Proceedings 1999 IEEE International Symposium on Defect and Fault Tolerance …, 1999	233	1999
Software-implemented hardware fault tolerance O Goloubeva, M Rebaudengo, MS Reorda, M Violante Springer Science & Business Media, 2006	211	2006
Automatic test program generation: a case study F Corno, E Sánchez, MS Reorda, G Squillero IEEE Design & Test of Computers 21 (2), 102-109, 2004	190	2004
GATTO: A genetic algorithm for automatic test pattern generation for large synchronous sequential circuits F Corno, P Prinetto, M Rebaudengo, MS Reorda IEEE Transactions on Computer-Aided Design of Integrated Circuits and …, 1996	183	1996
Identification and classification of single-event upsets in the configuration memory of SRAM-based FPGAs M Ceschia, M Violante, MS Reorda, A Paccagnella, P Bernardi, ... IEEE Transactions on Nuclear Science 50 (6), 2088-2094, 2003	175	2003
Low power BIST via non-linear hybrid cellular automata F Corno, M Rebaudengo, MS Reorda, G Squillero, M Violante Proceedings 18th IEEE VLSI Test Symposium, 29-34, 2000	167	2000
Experimentally evaluating an automatic approach for generating safety-critical software with respect to transient errors P Cheynet, B Nicolescu, R Velazco, M Rebaudengo, MS Reorda, ... IEEE Transactions on Nuclear Science 47 (6), 2231-2236, 2000	152	2000
A source-to-source compiler for generating dependable software M Rebaudengo, MS Reorda, M Violante, M Torchiano Proceedings First IEEE International Workshop on Source Code Analysis and …, 2001	141	2001
A test pattern generation methodology for low power consumption E Corno, P Prinetto, M Rebaudengo, MS Reorda Proceedings. 16th IEEE VLSI Test Symposium (Cat. No. 98TB100231), 453-457, 1998	141	1998
Fully automatic test program generation for microprocessor cores F Corno, G Cumani, MS Reorda, G Squillero 2003 Design, Automation and Test in Europe Conference and Exhibition, 1006-1011, 2003	137	2003
Evaluating the effects of SEUs affecting the configuration memory of an SRAM-based FPGA M Bellato, P Bernardi, D Bortolato, A Candelori, M Ceschia, ... Proceedings Design, Automation and Test in Europe Conference and Exhibition …, 2004	132	2004
A diagnostic test pattern generation algorithm P Camurati, D Medina, P Prinetto, MS Reorda Proceedings. International Test Conference 1990, 52-58, 1990	132	1990
An automatic test pattern generator for large sequential circuits based on genetic algorithms P Prinetto, M Rebaudengo, MS Reorda Proceedings., International Test Conference, 240-249, 1995	130	1995
An FPGA-based approach for speeding-up fault injection campaigns on safety-critical circuits P Civera, L Macchiarulo, M Rebaudengo, MS Reorda, M Violante Journal of Electronic Testing 18, 261-271, 2002	129	2002
Exploiting circuit emulation for fast hardness evaluation P Civera, L Macchiarulo, M Rebaudengo, MS Reorda, M Violante IEEE Transactions on Nuclear Science 48 (6), 2210-2216, 2001	119	2001
New techniques for speeding-up fault-injection campaigns L Berrojo, I González, F Corno, MS Reorda, G Squillero, L Entrena, ... Proceedings 2002 Design, Automation and Test in Europe Conference and …, 2002	117	2002

El sistema no puede realizar la operación en estos momentos. Inténtalo de nuevo más tarde.

Artículos 1–20

Citas por año

Citas duplicadas

Citas combinadas

Añadir coautoresCoautores

Seguir

Citado por

Coautores